靜電放電ESD的測試與整改（一）

1.1、ESD靜電放電測試

ESD靜電放電測試通常根據(jù)IEC 61000-4-2進(jìn)行。這個(gè)測試是確定外部的靜電放電或由ESD產(chǎn)生的感應(yīng)場、二次放電，是否會對產(chǎn)品產(chǎn)生影響。可能放電部位包括任何可接觸的控制件、電纜連接器或其他可接觸的金屬件。放電電壓為±4KV、±8KV或±16KV，具體數(shù)值取決于產(chǎn)品的使用環(huán)境或?qū)嶋H使用。對于這種測試，幾類性能判據(jù)可能是可接受的。性能判據(jù)的分類參考ESD標(biāo)準(zhǔn)IEC 61000-4-2，但受試產(chǎn)品的數(shù)據(jù)丟失、系統(tǒng)的重新啟動或損壞通常認(rèn)為是測試不合格。在通常的測試中，ESD施加在EUT的不同點(diǎn)上，同時(shí)觀察其性能是否發(fā)生變化。僅有導(dǎo)體會發(fā)生ESD，而對絕緣體或抗靜電材料則不會。如果存在裸露的金屬，那么對此金屬進(jìn)行放電就會產(chǎn)生ESD。如果不能阻止ESD電流瞬態(tài)，那么就必須控制放電電流的路徑。

如果能搞清楚放電電流的路徑并對其進(jìn)行改變，是一種更實(shí)際的解決辦法。如果已知ESD電流的注入點(diǎn)，那么確定電流離開產(chǎn)品的最可能的點(diǎn)將是很有幫助的。由于涉及高頻高達(dá)1GHz，放電電流的一些路徑可能是通過電容而不是沿著導(dǎo)線。在進(jìn)行ESD電流的可能路徑時(shí)，我們可以認(rèn)為通過高頻時(shí)-電容是短路的，導(dǎo)線是開路的，這樣可以對電路的電流路徑進(jìn)行簡化分析。

▲ 常見的ESD脈沖進(jìn)入信號連接器的接地外殼 示意圖

如圖所示，常見的ESD進(jìn)入點(diǎn)為I/O及信號連接器的外殼，比如USB、以太網(wǎng)或串口。除非這些連接器的外殼與產(chǎn)品的屏蔽殼體進(jìn)行了很好的搭接，否則ESD電流將直接進(jìn)入到PCB上，從而使電路受到干擾或損壞。對于一些低成本的產(chǎn)品，由于沒有使用成本較高的屏蔽殼體，因此也會產(chǎn)生問題。在這種情況下，一個(gè)好的辦法是增加金屬轉(zhuǎn)移平面，這就將電流轉(zhuǎn)移到電源的安全地回路或通過對地電容泄放到大地，再讓電流路徑返回其源端。

1.2、ESD靜電放電的故障原因分析

在大多數(shù)情況下，各項(xiàng)試驗(yàn)的檢測和診斷方式大同小異比如輻射發(fā)射。對于高頻特性的ESD，這是因?yàn)閺漠a(chǎn)品向外輻射的天線振子，比如電纜和外殼縫隙也能作為接收天線，將ESD產(chǎn)生的場傳入產(chǎn)品，潛在地引起干擾，甚至使系統(tǒng)重啟。此外，如果I/O連接器沒有與金屬殼體進(jìn)行好的搭接，由于電流盡力返回到產(chǎn)生它的源端。因此ESD電流能直接進(jìn)入EUT，從而使電路受到干擾或損壞：

01、I/O連接器外殼和產(chǎn)品殼體之間的高阻抗搭接。

02、電纜屏蔽層和外殼或屏蔽殼體的搭接不好。

03、屏蔽面板與外殼或殼體之間的搭接不好。

04、顯示屏LED/LCD存在大的縫隙。

05、I/O電纜或電源線電纜上的濾波不充分或瞬態(tài)保護(hù)器件使用不當(dāng)。

06、關(guān)鍵電路處射頻旁路不足，比如CPU的復(fù)位信號線。

因此，可以建立如下的等效電路工作模型：

▲ 等效電路工作模型

注意點(diǎn)：ESD能量從產(chǎn)品外殼泄放的過程中會形成靜電場干擾，既有傳導(dǎo)的路徑還有輻射的路徑；也因此會出現(xiàn)產(chǎn)品的失效情況。

1.3、常見的失效模式

ESD靜電放電通常產(chǎn)生的問題如下：

1、系統(tǒng)重啟

2、模擬或數(shù)字電路出現(xiàn)故障

3、顯示屏上出現(xiàn)錯(cuò)誤的數(shù)據(jù)及顯示屏顯示異常

4、數(shù)據(jù)丟失

5、數(shù)據(jù)傳輸停止、變慢或中斷

6、高誤碼率

7、產(chǎn)品的狀態(tài)發(fā)生改變

8、電路受到故障

靜電放電ESD的測試與整改（二）

2.1、常用的思路與方法

01、通常檢查電纜的屏蔽層與外殼或殼體是否搭接良好，理想情況下，它應(yīng)與殼體的屏蔽層進(jìn)行3600的搭接。

02、確保所有I/O連接器的外殼與EUT的殼體進(jìn)行3600的搭接。

03、殼體和屏蔽層要互相搭接好。確定所有緊固件都緊固好。

04、確保機(jī)箱上搭接處的涂層不會產(chǎn)生阻抗，否則會引起交叉耦合能量和泄漏。

05、找到一個(gè)與連接器連接的電纜屏蔽層然后與電路板相連，這樣可用于泄放電流路徑。這時(shí)就會將ESD電荷引至電路板的信號返回平面。如果這個(gè)電荷不受控制，就會出現(xiàn)問題。假如存在獨(dú)立的外殼平面，或者如果外殼平面的某一區(qū)域?qū)ｉT用作地平面，將是一個(gè)好的參考點(diǎn)。

06、孔縫、指示器，以及外殼上會形成開口和可能暴露電子器件的任何部件，都必須具有能對ESD進(jìn)行泄流和安全轉(zhuǎn)移的導(dǎo)電路徑。在理想情況下，所有的I/O端口及直流或交流電源，都應(yīng)進(jìn)行合適的濾波。這包括讓濾波器的位置盡可能地接近連接器。對于I/O端口比如USB、以太網(wǎng)接口通常應(yīng)使用為其設(shè)計(jì)的共模扼流圈，瞬態(tài)防護(hù)器件或?yàn)V波器可解決出現(xiàn)的任何問題。否則，I/O電纜或電源線電纜能將所產(chǎn)生的ESD電流傳輸進(jìn)電路。

注意：當(dāng)采用濾波器件旁路這種電流時(shí)，引線的長度將增加電感，從而降低濾波器件的有效性。從濾波器的電容器件到外殼的泄流路徑，應(yīng)非常接近電容器件，泄流路徑阻抗要低甚至為平面以減小電感。

當(dāng)ESD電流在PCB走線上流動時(shí)，他們能產(chǎn)生顯著的電場和磁場。這些電磁場能耦合進(jìn)敏感電路，使其受到干擾。同時(shí)，由于導(dǎo)體的阻抗特性，這些電流能在平面上或PCB走線上建立電壓梯度。

如果電路或元器件以此平面作為參考且承受著從平面的一端到另外一端的電壓梯度，那么他們會受到干擾，這種效應(yīng)有時(shí)被稱為地彈。一旦ESD進(jìn)入到電路板上，再要對其進(jìn)行控制則是比較困難的。最佳的方法是確保所有元器件和電路的電位能隨著電壓脈沖同時(shí)上升和下降。然而，由于這些脈沖具有非常高速的性質(zhì)，因此在不同電路的PCB走線和平面上脈沖的時(shí)序可能不同。除此之外，PCB走線和導(dǎo)體的阻抗上也會產(chǎn)生電壓降，因此，讓所有元器件具有相同電壓上升幅度是無法實(shí)現(xiàn)的。

ESD產(chǎn)生的總功率和電流通常情況下是相當(dāng)小的。濾波器通常可使用額定電壓為100V的標(biāo)準(zhǔn)電容器。TVS二極管可用于限制電路或平面之間產(chǎn)生的電壓。當(dāng)進(jìn)行故障診斷時(shí)，先使用低的ESD電壓，比如500V或1000V。施加脈沖給任何孔縫，或者人可以觸摸到的裸露金屬。這就包括所有屏蔽的I/O連接器的導(dǎo)電外殼。當(dāng)產(chǎn)品沒有問題時(shí)，可以以500V的步進(jìn)增加ESD模擬器的電壓直到規(guī)定的限值。通常好的做法是，讓測試電壓超過規(guī)定限值以確定裕量。

2.2、故障診斷及優(yōu)化方法

如果敏感點(diǎn)或故障點(diǎn)為連接器的外殼，這時(shí)推薦以下故障診斷及優(yōu)化方法：

▲ 故障診斷及優(yōu)化示意圖

01、確保其與金屬殼體進(jìn)行了好的搭接。

02、檢查可能會在連接器外殼和產(chǎn)品外殼之間產(chǎn)生阻抗的涂層或噴涂。

03、確保連接器的外殼都是緊固的，各組件之間具有低阻抗的路徑。

04、確保產(chǎn)品外殼與保護(hù)地或ESD發(fā)生器的返回路徑進(jìn)行了正確的連接。

如果懷疑是電纜把ESD電流耦合給了產(chǎn)品及電路，這時(shí)推薦的故障診斷方法：

01、盡可能在接近產(chǎn)品連接器的電纜上加裝鐵氧體共模扼流圈。

02、在任何可疑的輸入或輸出端口處設(shè)計(jì)簡單的低通RC濾波器，串聯(lián)電阻的典型值為47～100Ω，與信號或電源返回路徑之間的典型電容值為1～10nF。

03、I/O接口線上設(shè)計(jì)共模扼流圈。

04、數(shù)據(jù)線上設(shè)計(jì)TVS器件。TVS設(shè)計(jì)注意其選型設(shè)計(jì)規(guī)則和方法。

05、確保所有的殼體緊固件都是緊固的。

06、可使用銅帶密封可疑的縫隙。

07、在泄漏縫隙和內(nèi)部電路電子元器件之間增加附加的隔離。

08、在泄漏縫隙和內(nèi)部電路之間增加內(nèi)部屏蔽體，并將其與外殼地進(jìn)行直接連接。

如果ESD通過鍵盤和按鍵進(jìn)入，這時(shí)推薦的方法：

01、在按鍵和鍵盤的PCB之間增加內(nèi)部屏蔽體并將其與外殼地進(jìn)行直接連接。

02、在結(jié)構(gòu)上設(shè)計(jì)的ESD靜電放電的防護(hù)處理如下圖所示。

▲ 按鍵在結(jié)構(gòu)上的ESD設(shè)計(jì)示意圖

靜電放電ESD的測試與整改（三）

3.1、典型的解決方法

▲ ESD故障示意圖

很多方法都能阻止ESD電流脈沖或讓電流脈沖通過產(chǎn)品安全地返回系統(tǒng)將其轉(zhuǎn)移到大地。串聯(lián)設(shè)計(jì)：比如鐵氧體磁珠、共模扼流圈和小阻值的串聯(lián)電阻器。可用于阻止或減小電流脈沖。并聯(lián)設(shè)計(jì)：比如電容器件、反偏的二極管、火花隙或氣體放電裝置，當(dāng)跨接在數(shù)據(jù)線上時(shí)，可將大部分的ESD電流轉(zhuǎn)移至外殼平面或安全地。對于外殼平面，并不需要其是一個(gè)完整的平面，也不需要其位于底層或中間層上。使用外殼平面有效的方法之一是，在所考慮的連接器的某一側(cè)的兩個(gè)電路板安裝點(diǎn)之間布置一條寬的PCB走線。

這條PCB走線應(yīng)搭接到這些安裝點(diǎn)上。PCB走線應(yīng)位于平面的頂層表面上且使其與連接器的插針保持安全距離。

對于所考慮的每個(gè)插針和每條PCB走線，應(yīng)安裝合適的瞬態(tài)抑制器件，并且與外殼PCB走線之間的距離應(yīng)非常短。這將會形成一條安全的和低阻抗的路徑以泄放掉ESD電荷。

在進(jìn)行設(shè)計(jì)時(shí)將大部分的ESD電流轉(zhuǎn)移到大地，也不要影響數(shù)據(jù)線路的信號完整性。

01、在可疑電纜上加裝鐵氧體是最快的，通常也是最先想到的方法。一定要確保這些鐵氧體的位置放置盡可能地靠近產(chǎn)品的I/O連接器或電源連接器。

02、對于I/O線纜、信號線或電源線需要使用低通濾波器。好的設(shè)計(jì)是在信號線上串聯(lián)47Ω～100Ω的小電阻，同時(shí)在信號線與返回線或電源返回線之間使用1～10nF的電容。如果有可能，濾波器一定要使用最短的線纜。如果濾波器直接設(shè)計(jì)在PCB板上，高頻時(shí)推薦使用貼裝的器件。

03、確保外殼或殼體沒有產(chǎn)生泄漏。可能需要增加緊固件的數(shù)量。殼體也可能需要使用附加的射頻襯墊。

04、可能需要在呈現(xiàn)敏感的內(nèi)部電路節(jié)點(diǎn)上跨接1～10nF的電容器件或RC濾波器。比如，連接任何CPU的復(fù)位輸入的電路。

05、對于內(nèi)部PCB相連的所有I/O連接線和電源線，最終的解決辦法是設(shè)計(jì)瞬態(tài)電壓抑制器件TVS。PCB需要盡可能地在接近I/O連接器處與外殼進(jìn)行好的射頻搭接。

06、對于非屏蔽殼體，增加一個(gè)金屬平板，所有I/O和電源連接器的外殼應(yīng)與它的一面進(jìn)行連接。

對于高速數(shù)據(jù)線，可以使用的兩種最佳技術(shù)為陶瓷ESD裝置和硅ESD裝置。陶瓷防護(hù)裝置的電容值非常小，大約為0.05pF、耐壓非常高且壽命長。

對于8KV的ESD脈沖，他們可將峰值電壓限制到300V，鉗位電壓為40V。硅ESD裝置的電容值稍大點(diǎn)，為0.25pF。其優(yōu)點(diǎn)是具有非常快的開通時(shí)間，可將峰值電壓限制在50V以內(nèi)，鉗位電壓為8～10V。

3.2、特殊情況及問題分析

對于沒有金屬殼體的產(chǎn)品或EUT，ESD抗擾度的設(shè)計(jì)值得關(guān)注。其設(shè)計(jì)方法：可以在會導(dǎo)致任何元器件出現(xiàn)敏感ESD電流路徑上增加串聯(lián)阻抗，以及在想讓ESD電流離開產(chǎn)品的位置處增加低阻抗的轉(zhuǎn)移路徑。

01、最佳的方法是在所有I/O連接器上設(shè)計(jì)瞬態(tài)抑制器，它可以將電流脈沖轉(zhuǎn)移到PCB的外殼平面。

02、I/O線加裝共模扼流圈。

03、在電纜上非常靠近連接器處設(shè)計(jì)鐵氧體扼流圈能減小一部分電流脈沖。

04、在信號線到PCB外殼平面之間或信號線到安全地導(dǎo)線之間接并聯(lián)電容1nF/10nF，能有助于轉(zhuǎn)移ESD電流。

05、確保PCB周圍的ESD電流能被轉(zhuǎn)移的一種非常好的方法是，通過在PCB的下面增加金屬平板（或者是金屬背板）。這種金屬平板應(yīng)與所有I/O連接器的導(dǎo)電后殼及外殼進(jìn)行連接。ESD電流將能從金屬平板泄放到大地。

通過軟件設(shè)計(jì)也可能使產(chǎn)品對ESD產(chǎn)生固有的抗擾度：

01、不要使用無限的“等待"狀態(tài)。

02、在適當(dāng)?shù)那闆r下，使用“看門狗"程序讓EUT重啟。

03、使用校驗(yàn)位、校驗(yàn)或糾錯(cuò)碼，以防止存儲損壞數(shù)據(jù)。

04、一定要確保所有的輸入為鎖存的和選通的；不能為浮點(diǎn)的。

3.3、IC芯片產(chǎn)品ESD設(shè)計(jì)與優(yōu)化

增加用于保護(hù)內(nèi)部線路的ESD保護(hù)電路,使其可承受較大的電流。

▲ 如圖所示

在實(shí)際產(chǎn)品及設(shè)備上進(jìn)行ESD測試與整改時(shí)的基本方法：

堵：從機(jī)構(gòu)上做好靜電的防護(hù)，用絕緣的材料把PCB板密封在外殼內(nèi)，不論有多少靜電都盡量不釋放到PCB板及內(nèi)部電路。

導(dǎo)：有了ESD，迅速讓靜電能量導(dǎo)到PCB板地的低阻抗上，做好PCB設(shè)計(jì)可以消除一定能力的靜電放電電流。

3.4、電路的設(shè)計(jì)采用堵和導(dǎo)的方法

01、MCU控制芯片的電源和地的濾波設(shè)計(jì)

02、接口電路的電源濾波及信號電路的R,C濾波

03、驅(qū)動器I/O發(fā)送和接收端的電阻R,阻容RC的反射及串?dāng)_控制

04、PCB的信號回流和電源與地回流面積的控制；

3.5、在PCB板級的ESD防護(hù)設(shè)計(jì)技巧

A.規(guī)劃靜電電流泄放路徑，為靜電電流泄放提供安全可靠的低阻抗泄放通道；

B.減小地電位差，為信號提供穩(wěn)定的工作電壓與穩(wěn)定的電平傳輸；

C.控制好信號的環(huán)路面積減小寄生電感。

01、把干擾泄放到大地或者對地阻抗最小的點(diǎn)上；

02、減小干擾進(jìn)入PCB內(nèi)部電路的能量；

03、增加被干擾電路的高頻阻抗；

04、對敏感的器件或電路進(jìn)行防護(hù)；

05、加強(qiáng)絕緣擊穿距離；

注意：當(dāng)靜電放電ESD干擾信號通過耦合方式到達(dá)電路板內(nèi)部的時(shí)候，如下圖所示：

注意：PCB的設(shè)計(jì)地走線，地回路，接地點(diǎn)的位置設(shè)計(jì)也是解決抗擾度ESD設(shè)計(jì)最關(guān)鍵的設(shè)計(jì)方法與思路。

推薦型號：

SESD216靜電放電發(fā)生器    16.5kV

SESD230靜電放電發(fā)生器    30kV

施羅德授權(quán)代理商：蘇州威銳科電子有限公司